Intern struktur för NAND Flash

1965, efter att det bipolära röret uppfanns av W. Shockley, W. Brattain och J. Bardeen, upptäckte Gordon Moore, Intels medgrundare, en sådan regel: när priset förblir oförändrat, mängden energi som kan inrymt på en integrerad krets Antalet transistorer kommer att fördubblas ungefär varje år, och prestandan kommer också att fördubblas. Faktum är att antalet transistorer i en integrerad krets kommer att fördubblas ungefär var 18:e månad under de närmaste åren. Till exempel, under de 18 månaderna mellan Pentium 1.3 och Pentium 4, ökade antalet transistorer per ytenhet från 28 miljoner till 55 miljoner.

Idag beräknas driftsfrekvensen för processorn på en vanlig stationär PC i gigahertz, och kapacitetsinformationen som minnet kan lagra beräknas i terabyte (TB). Denna ökning av antalet transistorer per ytenhet exemplifieras av minne, som också råkar vara en nyckelkomponent i elektroniska system.

Halvledarminne kan delas in i två huvuddelar: RAM (Random Access Memories) och ROM (Read Only Memories): RAM kommer att försvinna efter att strömmen stängts av, medan ROM kommer att behålla det. En annan typ av minne, NVM (Non-Volatile Memories), ligger mellan ovanstående två typer. Dess innehåll kan ändras och data kommer inte att gå förlorade efter ett strömavbrott. Detta är mer flexibelt än ren ROM, eftersom innehållet i ROM är skrivet av tillverkaren och inte kan modifieras av kunden.

Historien om icke-flyktiga minnen började på 1970-talet, och den första NVM var EPROM (Erasable Programmable Read Only Memory), sedan dess fram till 1990-talet har NVM gradvis blivit en av de viktigaste medlemmarna i halvledarfamiljen, och mer uppmärksamhet har betalats till utvecklingen av ny teknik för att främja utvecklingen av NVM mer än de resulterande ekonomiska fördelarna.

Sedan 1990-talet, eftersom halvledarminne har kommit in i digitala terminalprodukter som mobiltelefoner, handdatorer och videokameror, har denna marknad varit i ett tillstånd av snabb tillväxt fram till idag.

Den mest populära lagringsmetoden för flashminne är baserad på en teknik som kallas Floating Gate (FG). Du kan hänvisa till följande tvärsnittsdiagram. Ett MOS-rör består av två överlappande grindar: den första är helt omgiven av oxider; medan den andra är ansluten till utsidan. Denna enda dörr motsvarar att bilda ett elektroniskt isoleringsbälte, vilket säkerställer att elektronerna (data) i den kan behållas i många år. Processen att ladda och ladda ur denna isolerade del kallas programmera och radera. På grund av laddning och urladdning kommer potentialen Vth inuti den isolerade delen att ändras; detta är arbetsprincipen för ett typiskt MOS-rör. När vi applicerar en spänning på en minnescell kan vi särskilja två fall: när spänningen vi applicerar är högre än Vth, känns den igen som "1", annars känns den igen som "0".

NAND-minnescellstruktur

Array

Minnets lagringsenheter är organiserade i form av en matris, eftersom denna organisation effektivt kan minska utrymmet som upptas av minnet. Jag kan se skillnaden mellan NAND och NOR Flash genom att titta på organisationen av minnescellerna. Vi introducerar NAND nu, eftersom NAND är det mest använda minnet för närvarande.

I NAND-arkitekturen är minnesceller organiserade i serier var 32:e eller 64:e tillfälle som visas i figur 2.2. Två transistorer för val (de två externa stiften på denna transistor är DSL/Mdl [ansluten till BL] eller SSL/Msl [ansluten till SL]) placeras i båda ändarna av varje sträng av minnesceller (32 eller 64) för att Detta säkerställer anslutning till källlinjen (via Msl) och bitlinjen (via Mdl). Varje NAND-minnescellsträng har en bitlinje som används för att ansluta till andra strängar. Styrgrindar används för att ansluta ordlinjer (WL).

Logiska sidor är den del som styrs av lagringsenheten som styrs av samma ordlinje. Antalet sidor som styrs av varje ordrad är relaterat till lagringsenhetens kapacitet. Baserat på lagringsenhetens lagringsnivå kan flashminnet delas in i olika kategorier: SLC (en lagringsenhet 1 bit), MLS (en lagringsenhet 2 bitar), 8LC (en lagringsenhet 3 bitar), 16LC (en lagringsenhet 4 bitar) .

Om vi ​​betraktar interfolieringsfallet för SLC, bildar udda och jämna tal olika sidor. Ett exempel är: en SLC-ordlinje med en sidstorlek på 4KB (4096 * 8=32768 bitar) har 65536 minnesplatser.

Naturligtvis, om det är MLC, finns det 4 sidor, och varje minnescellserie har en LSB (Minst Signifikant Bit) och en MSB (Most Significant Bit). Därför finns det:

- MSB- och LSB-sidor med jämna bitlinjer

- MSB- och LSB-sidor med udda bitlinjer

Alla NAND-minnescellsträngar av samma ordlinje raderas tillsammans vid radering, vilket bildar ett block (blcok), om två block visas i 2.2 används samma buss, ett Blocket är sammansatt av WL0<63:0>och den andra är WL1<63:0>.

Minnescellstrukturen för NAND Flash är en matris. Ytterligare kretsar krävs vid läsning, skrivning och radering av NAND. Eftersom varje stans av NAND måste förpackas, ställs en lämplig in i designstadiet. Det är viktigt att dimensionera och bygga den omgivande elektroniken. Till exempel är den hierarkiska strukturen för varje tärning av NAND Flash så här.

Figur 2.3 visar ett exempel på en hierarki. Lagringsmatrisen kan ställas in som flera plan (två plan i figur 2.3), markerade med ordlinjer i horisontell riktning och bitlinjer i vertikal riktning.

Radavkodaren är placerad mellan de två planen. En av kretsens uppgifter är att förspänna ordlinjerna för de valda NAND-strängarna korrekt för att säkerställa normal drift. Alla bitlinjer måste kopplas till avkänningsförstärkare (Sense Amp). Varje avkänningsförstärkare kan ha en eller flera bitlinjer, vilket vi kommer att presentera i detalj senare i detta avsnitt. Avkänningsförstärkarens syfte är att omvandla strömmen i minnescellen till en digital storhet. I det perifera området finns det vissa enheter som krävs för att ladda minnescellerna, såväl som spänningshanteringsenheter, logiska kretsar och andra enheter. PAD:er används för att kommunicera med externa enheter.